株式会社テクノクリエート 誤り訂正符『ビタビDecoder』
- 最終更新日：2020-01-17 17:32:56.0
- 印刷用ページ
軟判定復号／硬判定復号、双方に対応している誤り訂正符
『ビタビDecoder』は、代表的な誤り訂正符号方式として広く使われている畳み込み符号に対応するビタビ復号(Viterbi-Decoder)のFPGA用IPコアです。
軟判定復号／硬判定復号、双方に対応しています。
IEEE802.11a をはじめとする多くの通信規格で標準採用されている拘束長７（171oct、133oct）の畳み込み符号に対応。
さまざまなアプリケーションに適用可能です。
【特長】
■最大回線速度 約110Mbps を実現し、IEEE802.11a 規格に適応可能
■デパンクチャ機能内蔵
■符号化率 1/2，2/3，3/4，4/5，5/6，6/7，7/8 に対応
■符号化率に対応した速度変換ブロックを実装
■メモリブロック（EAB）を使用しない構成
■パラメータにより、トレースバック量を設定可能
■軟判定ビット幅の設定が可能
※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
基本情報誤り訂正符『ビタビDecoder』
【規模と速度(参考)】
■FPGAデバイス
・ALTERA製CycloneIII（EP3C10E144C7）にてトレースバック量35の場合
■硬判定（NC=1）の場合
・使用LE数：約5,400LEs
・最大動作速度：約110MHz
■軟判定（NC=4）の場合
・使用LE数：約6,300LEs
・最大動作速度：約90MHz
■軟判定（NC=8）の場合
・使用LE数：約8,200LEs
・最大動作速度：約85MHz
※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
| 価格帯 | お問い合わせください |
|---|---|
| 納期 | お問い合わせください |
| 用途／実績例 | ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。 |
カタログ誤り訂正符『ビタビDecoder』
取扱企業誤り訂正符『ビタビDecoder』
-
-
○通信・画像処理関連機器、PC周辺機器、マイコン応用機器等の 受託開発設計、試作品製造
誤り訂正符『ビタビDecoder』へのお問い合わせ
お問い合わせ内容をご記入ください。
