誤り訂正符『ビタビDecoder』

軟判定復号／硬判定復号、双方に対応している誤り訂正符

『ビタビDecoder』は、代表的な誤り訂正符号方式として広く使われている
畳み込み符号に対応するビタビ復号(Viterbi-Decoder)のFPGA用IPコアです。

軟判定復号／硬判定復号、双方に対応しています。

IEEE802.11a をはじめとする多くの通信規格で標準採用されている
拘束長７（171oct、133oct）の畳み込み符号に対応。
さまざまなアプリケーションに適用可能です。

【特長】
■最大回線速度 約110Mbps を実現し、IEEE802.11a 規格に適応可能
■デパンクチャ機能内蔵
■符号化率 1/2，2/3，3/4，4/5，5/6，6/7，7/8 に対応
■符号化率に対応した速度変換ブロックを実装
■メモリブロック（EAB）を使用しない構成
■パラメータにより、トレースバック量を設定可能
■軟判定ビット幅の設定が可能

※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。